クロック回路と音質

closeこの記事は 10 年 2 ヶ月 14 日前に投稿されたものです。最近の記事内容との齟齬がある場合,リンク切れが頻発している場合がありますが,ご了承下さい。

http://www.ednjapan.com/issue/2007/09/u3eqp30000014s5w.html

 EDN Japanという技術系雑誌に掲載された,オーディオ品質とクロックジッターについての記事です。時間がない方のために肝心な部分を記載しておくと,

○再生時の対処策としては、クロック供給回路のジッターを減らす以外に方法はない。以下の方法を採るなら問題は極めて小さくなる。
 【その1】クロック発生回路には、PLLではなく、低位相雑音の水晶発振回路を使用する
 【その2】クロック発生回路は、DAコンバータの近くに配置する
 【その3】クロック発生回路の電源には、ノイズの少ないものを使う
○PLLやDIRにおいては、記録時の対処法と同様に、コストが許すならば電圧制御発振回路としてVCXOを使用する方法が有効。
 →ただし,電圧制御発振回路の性能に依存。
○クロックをデジタルオーディオI/F信号とは独立した低ジッターな伝送路で送信側から受信側に与える方法も有効。
 →ただし,クロック伝送路からのEMIノイズの発生に気を付ける必要がある。
○受信側でデータをD-A変換する前にいったんFIFO(first-in, first-out)メモリーに記録し、それを水晶発振による低ジッターのクロックで読み出すことでジッターを排除する方法も有効。
 →ただし,書き込みクロックと読み出しクロックが非同期の関係にあるため、メモリーのオーバーフローやアンダーフローが発生する可能性。
○D-Aコンバータの入力前に非同期SRC(サンプルレートコンバータ)を配置することで出力側のジッターを減少させる方法も有効。
 →ただし,SRCによるデータはあくまでも計算によるものであり、それによる音質の変化は避けられない。

ということのようです。
 これまた非常に興味深いですね。以上のパターンを基に,各社のDACの設計思想を探ってみるとおもしろいと思います。クロック改造の際の肝心な部分もわかってきますね。

 やはり,今後の展望としては,トランスポートであれば,メカ部,デジタル回路部,クロック部の3電源構成,DACであれば,デジタル部,アナログ部(LR),クロック部の4電源構成が望ましいのではないかと思っていますw

クロック回路と音質」への16件のフィードバック

  1. hyro

    おや、すんばらしいLinkをありがとう御座います。

    どうやらLinear PCMで特にMulti-Bit D/Aに限局したお話のようですが、大変的を得た素晴らしいまとめページですね。

    ただ、ハイサンプリングへのワードクロックアキュラシィの要求度まで言及して欲しかったですなぁ。また、ハイサンプリングでのクロックの時間軸-強度波形も考察して欲しいです。まぁ、なんにせよシリアルでHD伝送をする際の限界と言いますか、ぶち当たる壁と言うかそういうものをファイルに認識させるには丁度いいページです。あとはEsoが使っているフロウコントロールドFireWireの特性も知りたい所です。結局はDIRでS/PDIFあるいはSDIF-3あるいはAESを復調するんでしょうが、伝送路で双方向であることをどう利用しているかは興味あるんですよ。FireWire用のデータにエンコードした際にワードクロックをキャリアとしてクロックパリティビットを乗っけて高速で吐き出し、帰りのワードクロックをベリファイしていたらたいしたもんですがw

    メモリバッファではout側のデータは精度においてギャランティされていないので、実はRAM-FPGAバスの設計如何でオーバフロウするというのは定説ですね。

    入力非同期SRCであってもin/outのfsの最小公倍数のサンプリングポイント以外で必ずディップあるいはピークのような時間軸不協和点を生むと考えられます。これは入力が著しくヴァリピッチであるときには非常に有効でしょうが、D/Aより高精度なワードクロック管理をするトランスポート相手にはむしろ弊害であると思います。まぁ平たく言うと、頼りにするタイミング信号がなんにもない状態になりうるということです。EsoのDSRLLが相性に敏感であることはこのことに起因するのではないかと考えています。なので、Esoでは常にクロック精度がトランポ

    返信
  2. えるえむ

    hyroさん,コメントありがとうございます^^
    IEEEをフロウコントロールにしている理由は,ESOの技術担当の方曰く,IEEEの規格上で求められているクロック精度がかなりいい加減で,そのままではジッターがものすごいことになってしまうため,ということでした(うろ覚えなので正確性を欠きます)。
    なんでも,IEEE接続の場合はPLLを3段かけて漸く頭の波形が見えるようになるとか…。

    >メモリバッファではout側のデータは精度においてギャランティされていないので、実はRAM-FPGAバスの設計如何でオーバフロウするというのは定説ですね。

    DAC64オーナーにとっては頭の痛い話ですね(笑)。まぁ,パルスアレー方式のDAC自体動作原理が明らかではないわけですから,まさに信じるしかない状況ではありますw
    比較試聴して購入したのならまだ自分の感性というよりどころがありますが,カタログだけ見て購入したような場合は,本当に信じるしかないわけでして…(苦笑)。

    返信
  3.  

    http://page2.auctions.yahoo.co.jp/jp/auction/b81367996
    この改造業者さんは、EDNの記事を読んだそうですが、記事内容は受け売りでしかない、とのたまわっています。

    クロックの基本周波数の裾野に纏わり付く測定図の多くを見ると、再生している音声信号が見えます。このような自己相関性の強いノイズが音質劣化の原因ですが、EDN記事執筆者も改造業者さんも、どのような雑音成分が問題になるのか?という点に関しては理解が薄いことが今一歩といえます。

    返信
  4. えるえむ

    匿名希望さん,コメントありがとうございます^^
    3つご投稿がございましたが,内容が重複しておりましたので,勝手ながら2つ削除させていただきました。申し訳ございません。

    企業の一構成員として自社製品に関係する無いようについて発言する場合,どうしても宣伝目的があるのではないかという目で見られてしまうのは仕方がないことで,そこは読み手次第で評価が分かれてしまうのでしょうね。
    私の場合は,被験者を集めて実験ができるわけではない技術者の立場としてはよく推敲された記事だと思って拝見しました。
    今読み返しても非常に良い内容だなと思います。

    まぁ,抵抗,電解コンデンサ等の交換による音質変化についての定量的な研究論文等があるのかについては存じておりませんが,きっと一般人には検知できないという結果になっているのではないでしょうか(笑)。

    自己相関性の強いノイズ源が原因とのことですが,このようなノイズは(回路的に)何に由来するものなのでしょうか。
    EDNの記事を読む限り,ワードシンクを使用している形跡はないので,おそらくS/PDIFによるデジタルケーブル1本のみの接続での話であり,影響を受けやすい理由は推測しやすいのですが…。

    返信
  5. 匿名

    最初に結論を導き出すヒントを述べますので、みなさんで考えてみて下さい。
    ■1■ 単に再生信号の「S/Nが劣化」することと、「混変調ひずみが生じる」ことと、どちらが耳障りでしょうか?
    ■2■ S/PDIFでは音楽信号のデジタル符号と共にクロック復調用の信号(プリアンブル)を伝送していますが、この復調用信号がデジタル符号データによって揺さぶられてしまう、という仕組みはご存知でしょうか?
    ■3■ 1992年にサンフランシスコで開催された第93回AES大会に於いて、デジタル音楽機器研究者達に衝撃を与える有名な論文が発表されましたが、みなさんはお読みになりましたか?
    http://www.scalatech.co.uk/papers/aes93.pdf#search='transmit%20Jitter%20SPDIF%20PREAMBLE
    送信音楽符号データはデジタルなのだから、そんな筈は無いと多くの研究者の指摘に対して英国エセックス大のクリス・ダンとマルコム・フォークスフォード両名は様々な実験を行い、それを立証しました。
    ■4■ さて下記の説明は、水晶発振器を交換すると、なぜ混変調ひずみが減る(場合もある)のか?という件に繋がる指摘なのですが、みなさんは「発振周波数のズレ」と、「発振波形裾野にノイズが乗り汚れてC/Nが劣化する」ことと、どちらが問題であるとお思いですか?
    ■5■ ヤフオクに登場した改造業者さんはCDプレーヤーの信号処理基板に載っている水晶振動子と発振用コンデンサを取り除いて、±1ppmとか±2.5ppmなど発振周波数のズレが少ない水晶発振器に取り替えることを提案していました。これは数年前からマニアの間で流行っていて、それらを真に受けたメーカーの中には製品で「±1ppmの水晶発振器を搭載」したことを訴求したモデルも登場しましたが、みなさんは如何お思いですか?
    ■6■ 有償で物を販売したり役務を提供して結果的に音を良くするという改造を請け負う場合、その仕組みを正しく理解して於いた方が恥を掻かないと考えていますが、みなさんは如何お思いですか?

    返信
  6.   

    上記の論文で主に語っているjitterは、TransmitteJitterです。機器内部でハムやサーボノイズの影響を受けて生じるJitterはIntrinsicJitterといいますが、先の論文は送信Jitterを、水晶発振器交換の場合は内部Jitterの低減を論じます。
    EDNに執筆された筆者は、A社製と称するDIRをTI製DIR(DXP-9001)と比較した場合の復調クロック裾野の汚れ具合(位相雑音の比較)を紹介しています。A社というのはシーラスロジックのCS8414なのか、旭化成マイクロシステムズのAK4114なのか、それ以外のICなのか?定かではありませんが、復調クロックの裾野に再生信号が重畳してしまっているデータは貴重な情報といえましょう。(何でも斜めからしか見ることが出来ない方は、このような貴重な報告の意味が理解できずに、何でもかんでも自社製品を売りたいがためのインチキである!、などと見てしまうようですが、困ったものです。)

    返信
  7.   

    5の私が書いた意見は、「周波数のズレ」と、「周波数のユレ」と、どちらが問題になりますか?という指摘です。
    実は私、±1ppmなど発振周波数のズレが少ない水晶発振器に取り替えることが高音質に繋がる・・・と真に受けたメーカーの製品の水晶発振器の発振周波数を測ったことがあります。このモデルはカタログや報道発表資料で「±1ppmの高精度水晶発振器を搭載」したことを訴求していたモデルです。
    オーディオ評論家や有力販売店の耳が肥えた方々に持ち回っていたプレーヤーは、本来33.8688MHzの規定発振周波数に対して±33.87Hzのズレは許される筈でしたが、校正を行ったルビジューム発振器つき高精度カウンターの周波数は+1600ppmもズレた値を表示していました。
    しかし、誰もその「周波数のズレ」には気づかずに、結果的にそのモデルは当時のベストセラーになりました。
    ※なお、このモデルの量産品は、数度に渡る発振回路部品の変更が施されて、発売2年後には無調整で±33Hz以内に収まる「高精度水晶発振器」が搭載されています。しかしながら、これらの「周波数ズレが少ない高精度発振器」の位相雑音を測定してみたところ、デンマークLcAudio製のXO3発振回路基板よりもはるかに劣った位相雑音データであったことを確認しました。
    規定発振周波数である33.8688MHzから+100Hzオフセットした部分でのC/Nはわずか?83dB程度であったのに比較して、X03は?124dBという優れた位相雑音特性を確認しました。
    また、プレーヤーに搭載されていた発振器を信号処理基板に載せたまま測った場合と、水晶発振器単体を電池で駆動して位相雑音を測ると、発振中心周波数の裾野に纏わり付くノイズが変化しました。テストCDの10kHzを再生しているとクロックの発振波形裾野には10kHz間隔のノイズが並びます。
    これと同じ現象がEDN記事でも測定・報告されていますが、果たして、再生中の信号成分で「揺れているマスタークロックで」D/A変換すると、アナログ信号成分には、どのような変調ノイズが乗るのか想像してみてください。

    返信
  8.   

    >EDNの記事を読む限り,ワードシンクを使用している形跡はないので,
    >おそらくS/PDIFによるデジタルケーブル1本のみの接続での話であり,
    >影響を受けやすい理由は推測しやすいのですが…。

     上記の推測は、CDトランスポートから同軸ケーブルをS/PDIFでDACユニットに接続する際の、「GND経由のノイズ伝播」によりDIR内のPLLが影響されるのか、
    それとも、英国エセックス大両名が指摘した、「プリアンブルが送信データ符号で揺れる」ことによりPLLが影響を受けるのか、
    どちらの推測をされましたか?

    ちなみに送信ジッターはTOSリンク光を用いた場合にも生じ、同軸ケーブルはパルストランスでGNDアイソレーションをした場合にも生じるようです。

    返信
  9. えるえむ

    >匿名希望さん
    非常に興味深い話ですね。
    こんな昔の記事のレスとして議論するのはもったいないので,もしお許しいただけるようでしたら改めて別項で検討してもよろしいでしょうか。

    簡単に現時点での私の理解(経験則の体系化も含む)ですが,結論部分だけ先に示しておきます。
    ○1について
    後者でしょう。耳障りなのは歪みであって,ノイズではありません。
    ○2について
    S/PDIFがバイフェーズ変調方式であるため,揺さぶられてしまう可能性はあるのだろうと推測しておりました。
    ○3について
    読んでおりませんので,これから時間を作って読みます…^^;
    ○4について
    とある方の解説を受けたことがあり,現在は「発振周波数のズレ」は事実上ほとんど問題とならず,むしろ発振波形裾野にノイズが乗り汚れてC/Nが劣化する」ことに問題があると捉えています。つまり,位相雑音が最も端的な指標となるのではないかという理解です。
    一般的に水晶発振器を載せ替えて音質が改善したという報告が多いのは,「周波数偏差の少ないいわゆる高精度な発振器には結果的に位相雑音の低いものが多かった」,というだけではないかと思っています。
    ○5について
    メーカーとしては,こうした誰にでもわかりやすい形で指標がでるとセールスにつながるので喜ぶとおもいます。スペック競争が非常に簡単にできますから。
    ○6について
    恥をかくかどうかはその方の性質にもよると思いますが,少なくとも顧客に誠実であろうとするならば,常に正しい理解を心がけるというのは当然のことだろうと思います。

    返信
  10. えるえむ

    >匿名希望さん
    簡単に回答と理由を。「プリアンブルが送信データ符号で揺れる」です。
    といいますのも,アースを浮かせてあるPC(電源は子ブレーカーから別供給)からのTOS接続ならば,GND経由でノイズが混入することはありえないにも関わらず,RMEの96/8PSTに外部クロック入力をしてやると,聴感上は酷い差がでてしまうという経験をしたからです。
    仮にこの経験を根拠づけるとすると,GNDのアイソレーション以外に何かしら根拠が必要です。

    もちろん,RCA,BNC等で接続した場合は「GND経由のノイズ伝播」も影響を及ぼすでしょうし,これは従前のトランスポート開発者が注目していた点だと思います。このように,RCA,BNCといった銅線での伝送を行う場合には,ジッターの増大は2つの経路が考えられ,私は問題が複雑化してしまうことを避けるために,TOS接続+外部クロック入力によるPCトランスポートを選択した次第です。

    返信
  11. 匿名

    >こんな昔の記事のレスとして議論するのはもったいないので,もしお許しいただけるようでしたら改めて別項で検討してもよろしいでしょうか。

     どうぞどうぞ。みなさまのように向学心のある冷静な方々とお話しできる機会ができたことは、小生として今週のエポックになります。ぜひ、多くの方々にもディスカッションに参加していただき、そのうち、どこかで実験OFF会でもお会いしたいと思います。

    返信
  12. えるえむ

    >匿名希望さん
    この話題,ある意味業界のタブーに挑戦する内容ですので,言い出しにくい内容ではありますね(笑)。
    関心のある方がどれだけいらっしゃるのかは…。皆さんふるってご参加ください♪

    なお,実際は東洋計測器が取り扱っているRbのクロックユニット自体は位相雑音も10Mhz近傍で-130dB程だったりと,結果的に良い数値ではあるようですが,一般論としては,原子発振より水晶発振のほうが位相雑音は低くしやすいそうですから,LcAudioの基盤の位相雑音が低いのも納得できるところです。

    実は,メーカー(?)で位相雑音について検討しているのは,イケオンと親交のあるTeddigitalくらいなもので,数年前にクロックにおける位相雑音が一部ネットで話題になった際には,イケオンの宣伝ということで片付けられてしまった経緯があるようです。
    その際にAESの技術論文等が日の目を見ていればよかったのですが,私も今更知ったくらいでして,全く存在すら知りませんでした。

    返信
  13. 匿名

    >アースを浮かせてあるPC(電源は子ブレーカーから別供給)からのTOS接続ならば,
    >GND経由でノイズが混入することはありえないにも関わらず,
    >RMEの96/8PSTに外部クロック入力をしてやると,
    >聴感上は酷い差がでてしまうという経験をしたからです。

    RMEのDigi96/8シリーズは大好きなカードです。
    下記は、とある高級メカのトランスポートから出力されたS/PDIF信号の送信ジッターを測ってみたものです。比較対象のサウンドカードは96/8pstです。同軸ケーブルで測りましたが、PCオーディオそのものの内部jitterが低いと、ワードシンクをせずともこのような差が生じます。
    http://www.moon.sannet.ne.jp/f-wataru/seion22.htm
    2002年ころから、こんなオバカなことをやってます。笑
    http://jndb.pc.mycom.co.jp/news/2003/08/25/10.html
    http://plusd.itmedia.co.jp/pcupdate/articles/0402/19/news075.html

    OEMもやってました。
    http://pc.watch.impress.co.jp/docs/2003/1015/vt.htm

    http://www.teddigital.com/serv03.htm

    返信
  14. えるえむ

    >匿名希望さん
    ご投稿の内容からして,もしやとは思っていましたが…Nさんでよろしいですか?(笑)

    ところで,議論の前提として,AESの上記論文について,二人の研究者が立証した実験内容とその経過はどのあたりを追いかければわかるのでしょうか。

    返信
  15. 匿名

    こんな試聴会で解説をしていたのはNさんではなくKさんでした。
    MJ無線と実験というオーディオ技術エンターテインメント雑誌があるのですが、お話に出てきたイケオンの方をはじめとするギャグ芸人さんたちが、真顔でこんな対談をされてます。
    http://www.teddigital.com/MJJ1.htm

    あら?NさんもKさんも同時に出席されてますよ?笑

    http://www.teddigital.com/Develop2DAC_S1.htm

    >実は,メーカー(?)で位相雑音について検討しているのは,
    >イケオンと親交のあるTeddigitalくらいなもので,
    >数年前にクロックにおける位相雑音が一部ネットで話題になった際には,
    >イケオンの宣伝ということで片付けられてしまった経緯があるようです。

    返信
  16. えるえむ

    >匿名希望さん
    おや。なにやら先走ったようですね…(苦笑)。
    大変失礼いたしました。謹んでお詫び申し上げます。
    ネットは発言内容がすべてですから,極論すれば誰でも良いと思っています。
    あくまで匿名希望さんということで,そのままで参りましょう。

    もし実験オフ会等あるようでしたら,ご連絡ください。
    こちらもネタはあるのですが,webで書けるかは怪しいものもありまして…。
    左メニュー「お問い合せ」よりご連絡いただければ幸いです。

    返信

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です