クロック精度と音質

closeこの記事は 9 年 11 ヶ月 10 日前に投稿されたものです。最近の記事内容との齟齬がある場合,リンク切れが頻発している場合がありますが,ご了承下さい。

 オーディオメーカーの多くが,クロックは周波数偏差が問題になるとして,何ppmなのかという精度競争を繰り広げていることは,デジタルオーディオにご関心のある方でしたらご存じの事実だと思うのですが,最近数名のデジタルオーディオに造詣の深い方々とお話しさせていくなかで,どうも個人的にはそれは違うのではないかという気がしてきました。

 というわけで,今回から数回,クロックについて考えてみようという企画をやってみましょう(頓挫したらごめんなさい;;)。

 まずは,こちらのエントリをご覧いただき,EDNの記事,及びhyroさん,匿名希望さんのコメント,私のコメントをご覧いただき,皆さんのお考えがあればご教示いただきたいと思います。まぁ,位相雑音だなんだっていうのはあまり関心がない方が多いかもしれませんし,突拍子もないかもしれませんが…。
 簡単に私の意見をまとめますと,
○クロックは周波数偏差より位相雑音が重要
○位相雑音的観点からは,一般論としては水晶のほうが優れている
○クロックの電源供給は安定的であるに越したことはない
○伝送時のジッターを低減させるためには送り出しにも高精度なクロックが要求される
といったところでしょうか。

 ついでに,クロックの話を通じて,「バイナリ一致」の罠といいますか,良くあるバイナリが一致してるんだから信号は完全に複合化されてるでしょっていう話がそうなのかということについても検討してみたいと思います。…変な発言があれば容赦なくご指摘ください(苦笑)。

クロック精度と音質」への24件のフィードバック

  1.   

    私の意見をまとめますと,
    ○クロックは周波数偏差より位相雑音が重要だが雑音の量より質を検討すべきだぴょん。
    ○クロックを低位相雑音発振器にしても、電源リップルノイズも抑制しないと位相雑音は低くならない。
    ○Rb発振器やCs発振器よりも水晶発振器が位相雑音特性が優れているとは限らない。各々の回路の出来栄えによるので一般論は語れない。
    ○しかし水晶発振器で100Hzオフセットで-153dBという凄いバケモノのがあるのは確かなんだけれどぉ・・・http://www.oscilloquartz.com/file/pdf/8607.pdf
    ○だからといって水晶の方が良いといえないのは、あそこのSACDに載っている100Hzお布施っと値が-83dBなんていう自称±1ppm高精度水晶発振器もあるからね。笑
    ○クロックの電源供給は安定的であるに越したことはないという真意は電圧一定ということではなくて、GND経由で再生中の信号相関成分が載らないようにすること。電源ハムが載っていると位相雑音特性は大々的に劣化するけど、あまり気にならない。でも、波形の裾野に再生中の信号が重畳するのが最もヤバイです。
    ○伝送時のジッターを低減させるためには、送信側機器の内部ジッターを小さくすることと、送受信系の波形品質に気を使いつつ、受信側のPLL回路に凝ったやつを使うことがキモ。
    ○データ伝送時にジッターがあってもクロックは別系統になっていればある程度はOKっ!
    ○送り出しにも高精度なクロックが要求される理由は、受信側のPLLが周波数追従幅の狭いVCXOなんかを使う場合にロックが外れてしまうからでつ。昔、富士通が発売していたLiTaO3のD300シリーズのように非常に広いロックレンジがありながら比較的Qが俊鋭なやつを使えば、プチプチ外れたりしないヨ。

    返信
  2.   

    「バイナリ一致」の罠といいますか,良くあるバイナリが一致してるんだから信号は完全に復号化されてるでしょっていう話はデジタル符号が復号化されているだけの話。復号化されたデジタル符号がキッチリ44.1kHz間隔でD/A変換されるとアナログ信号に戻ります。44.1kHzではなくて44.2kHzでD/A変換されるとピッチ(厳密にはpitchではなくspeedですけどここではピッチと言った方がピンとくるからピッチといいますね)が変わるだけ。ここで±1ppmマニアさんが陥る罠は、基準発振器の周波数(16.9344MHzだとして考えます)が+1000ppmの周波数偏差があると、上記の44.1kHzは一体、何Hzズレるのさ???ということが分かっていない。そして最も重要なのは、再生中の音楽のピッチが変化した場合に、何%ズレていたらば気が付くか?ということも考えましょう。
    http://www.d1.dion.ne.jp/~fujih/otomodachi8.htm
    この方はDENONのDCD?830というCDプレーヤーを使っているのだけど、このCDPは再生スピードを±12.5%可変出来るので、どのくらいズレると気づくか?という実験するには好都合なんです。
    しかも、この方は、クロックも改造されているということで、まさにこちらの話題にピッタリの機材です。
    ※DENON DCD-830の信号処理LSIはSONYのCXD-2500というICです。このICには±12.5%のピッチコントロール(speed)機能が付いてますが、ピッチコンを使う場合には水晶ではなくPLLになります。±0.0%再生時はCXD-2500の53番ピンと54番ピンに接続された水晶発振器を基準に動きますのでピッチ検地限試聴実験のときは、+0.1%可変速時と+0.2%時を比べてください。

    返信
  3.   

    「バイナリ一致」の罠というのにはもうひとつあって、「復号化された16bitのデジタル符号が44.1kHz間隔でD/A変換される」というのは、44.1kHz間隔のカクカク階段状の波形をイメージしてしまうこと。罠にかかった人は、ある一点の16bit44.1kHzパルスが出たときの波形が時間=無限小のパルスを思い浮かべてたりする。そして、その次のパルスが出てきたときに、何故かこの人は、一個前のパルスと現在のパルスを鉛筆を使って直線で結んでしまう罠が潜んでます。
    44.1kHz間隔の「プチッ!」という波形は、一体、どんな波形だろう?

    返信
  4. moonriver_mac

    おおよそ匿名さんの意見には間違いはないと思いますが少しだけ
    1.送り出しに高精度クロックを入れて、受け手にPLLを使う理由が不明
    両者を同期させればいい、というか本来クロックとはそのために使うためのもの。
    2.位相雑音の量と質というのは何を意味するのかが明らかにされていない
    位相と周波数整合した周期ノイズ、ランダムノイズの区別を意味するのであれば記述方法はあるはず
    3.中心位置のずれより偏差が重要なことは確かに自明(周波数偏差ではありません)
    言い換えれば重要なことはshort termでの「揺らぎ」になるはずでは?
    4.本来、バイナリー一致とはdataが一致すること。それでも音が変わるのは変換のタイミングがずれることや、アナログ回路にノイズが混入されていることを意味している。
    そのこととリニアーPCMにおける復元との関連性とは?確かにかくかくの復元では周波数が無限大の所まで伸びますね。で、データのタイミングのずれがどのように復元波に影響を及ぼすのでしょう?

    返信
  5. hyro

    皆さん、熱いですねw

    ワタシの考えを少しだけ。

    ・そもそもクロックアキュラシィ(Frequency and Phase)は素子あるいは限局した回路そのものの特性は議論することに意味は無い。システム全体としての実効値が問題である。

    ・つまり、送り出しと受けの双方を加味したトータルで結果的にD/A部でどれだけde-jitterできているかがSyncの特性である。そこにはアナログドメインでの高周波パルス伝送を必ず加味する必要がある。真の意味でデジタル伝送は存在しない。

    ・moonriver_macさんの言葉をお借りするなら、D/A部の実効駆動クロックに対して各機器のクロックストリームがどの程度Short Termで揺らいでいるかが問題である。

    ・時間的にダイナミックな信号変化をリアルタイムプロセッシングで扱う場合、経時的な雑音の”恒常性”を論ずるべき。

    ・D/Aでの実効駆動クロックがシステムで最高のアキュラシィになるとの認識が必要。伝送時やbuffer時にどれだけアキュラシィを向上させてもD/Aが高雑音では意味が無い。また、理論上はそうであっても実際のサーキットデザインで如何様にも特性は変わる。繰り返すがユーザレベルで素子の特性は議論する価値が無い。

    返信
  6.  

    小生が書いた上記説明文の補足説明をさせて頂きます。
    >1.送り出しに高精度クロックを入れて、受け手にPLLを使う理由が不明
    この場合の「高精度クロック」はマニアやメーカー数社が言っている「周波数偏差が少ない水晶発振器」を指します。周波数偏差が小さくても音質向上には何の効果も無いのですが、送り出し機器に周波数偏差の小さな水晶を入れてS/PDIF伝送してDACユニットのPLLを±50ppm程度しかロックしないような狭帯域PLLにする場合は音質面で利点が出てきます。民生規格のロックレンジである±1000ppmを満たすPLLよりも復調したクロックのjitterが低くしやすい訳です。
    >両者を同期させればいい、というか本来クロックとはそのために使うためのもの。
    その通りなのですが、受信側PLLで復調したクロックの位相雑音を考えるとロックレンジが狭いPLLを使う場合の引き込みやすさや外れ難さが確保された上での復調マスタークロックの純度C/Nを考えているわけです。

    返信
  7.  

    >2.位相雑音の量と質というのは何を意味するのかが明らかにされていない
    再生中の信号成分との相関性を言っています。相関性の薄いノイズでクロック波形が汚れる場合と、相関性の強い再生信号成分が重畳して汚れる場合、D/A変換後の混変調ひずみが生じた再生信号の耳障りさの違いが生じます。
    「GND経由で再生中の信号相関成分が載らないようにすること。電源ハムが載っていると位相雑音特性は大々的に劣化するけど、あまり気にならない。波形の裾野に再生中の信号が重畳するのが最もヤバイ。」という部分が、「量」と「質」の説明例です。

    >位相と周波数整合した周期ノイズ、ランダムノイズの区別を意味するのであれば記述方法はあるはず
    位相雑音として現れる近傍ノイズの成分が再生中の信号である場合と、電源ハムのような再生中の信号ではない場合は、何と記述しましょうか?

    返信
  8.  

    >3.中心位置のずれより偏差が重要なことは確かに自明(周波数偏差ではありません)
    この場合は「偏差」という言葉よりも「C/N」と称すると周波数偏差と混同して混乱しないと思います。

    >言い換えれば重要なことはshort termでの「揺らぎ」になるはずでは?
    その通りです。周波数偏差は直流的なズレですが、上記の揺らぎは交流的な揺れになりますが、ここではクロックのQを問題視しています。単にC/Nが悪いので裾広がりのクロックと、高C/Nである裾狭まりクロックと、裾広がりのクロックなので近傍雑音はマスキングされてしまっている場合と、高C/Nで裾狭まりだが近傍雑音がハッキリ見えてしまう場合のクロックの4パターンの弊害を考えて見ましょう。

    返信
  9.  

    >4.本来、バイナリー一致とはdataが一致すること。それでも音が変わるのは変換のタイミングがずれることや、アナログ回路にノイズが混入されていることを意味している。
    その通りです。しかし、多くの方々はdataが一致していさえすれば音は変わらないと思い込んでエラーレート論争に明け暮れている。

    >そのこととリニアPCMにおける復元との関連性とは?
    バイナリが一致してるんだから信号は完全に復号化されてるでしょっていう話はデジタル符号が復号化されているだけの話。アナログ信号を考える場合は、復号化されたデジタル符号がキッチリ44.1kHz間隔でD/A変換されるとアナログ信号に戻ります。

    >確かにかくかくの復元では周波数が無限大の所まで伸びますね。
    44.1kHz間隔の「プチッ!」という波形は、一体、どんな波形だろう?
    PCMでは補間を行いD/Aします。この際に1/2fsで帯域制限を行います。罠にかかった人は、ある一点の16bit44.1kHzパルスが出たときの波形が時間=無限小のパルスを思い浮かべてたりするのですが、FIRフィルタを通すと「プチッ!」という波形は初期振動後部振動が付帯します。
    この初期振動後部振動つきのプチッ!というインパルス波形が重ねられてアナログ波形に戻ります。

    >で、データのタイミングのずれがどのように復元波に影響を及ぼすのでしょう?
    初期振動後部振動は過去の標本点と未来の標本点に広がります。このインパルスの極点がt=0だとして、t=?1000の標本点とt=+1000の標本点間の2001標本点が揺れていた場合のアナログ波形のひずみを考えてみましょう。

    返信
  10. hyro

    匿名さんにいくつか。

    ある微小時間区画ΔtにおけるWindowed-FFTによるPhase-Intensity空間での雑音C/Nを議論することは重要ですが、それがt=1000でもt=-1000でもstabilityがconstantであるという前提はどこから来るものですか?

    >民生規格のロックレンジである±1000ppmを満たすPLL
    これは必要最低条件であり、各社がそれだけに準拠している訳ではない。民生品だけに留まらず、プロ機でもこのLevel2なrangeが規格として使われる。しかし、よりnarrowなlock-rangeを有するDDCやDACも存在する訳で。一概にどれもがそうであるとは言えないと思います。制御レジスタの使い方次第ですし。

    >dataが一致していさえすれば音は変わらない
    なんだかbit-to-bitが悪者のような書かれ方ですがw、誰も音が変わらないことを実現するためにbinary一致を提言している訳でない。SDATA伝送が最低限の精度を保っているということを議論するために使っているのでは?

    >PCMでは補間を行いD/Aします。この際に1/2fsで帯域制限を行います。
    これは例であってすべてがそうではありません。特にSampling TheoryからくるNyquistの理論に忠実に設計すればそうかもしれませんが。

    >○データ伝送時にジッターがあってもクロックは別系統になっていればある程度はOKっ!
    たとえばEmmやdCSのD/AではSDATAにjitterを乗せたままクロックストリームだけde-jitterしても、再生音は酷く劣悪です。なので、一般的ではないハナシ。

    返信
  11. えるえむ

    匿名希望さん,moonriver_macさん,hyroさん,コメントありがとうございます^^
    やはり拙BLOGに技術的なコメントをくださる論客の方々での議論となりましたね(笑)。

    言い出しっぺなのに議論の詳細について理解するのも厳しい状態ですが(やはり基礎がなくて概念だけで理解しようとするのは無謀か?w),後から追いつければなーと思っておりますので,私のことは気になさらず。

    今回の件を通じて,
    (1)バイナリ一致とは何を意味するのか
    (2)クロック精度を議論する上で肝心なことは何か
    (3)ユーザーレベルで講じるべき対策はどのようなもの
    という点を(私が)かみ砕いて説明出来るようになることが最終目標です。

    特に,(2)と(3)はきちんと分けて議論しなければならないでしょう。
    確かに,(2)はメーカーの宣伝に踊らされないためであり,本質的な理解をするために必要なことです。
    しかし,実際に部品を換装できる方は本来例外であって,多くの方々は市販される機器を購入する以外の術がないわけです。
    こうした議論を経たうえで,ではどうすれば良い(BestでなくてもBetter)のかという部分まで敷衍できてこそ,実用的な見識として認知されるのではないかと思います。

    これはある種結論だけかっさらう形にも思えますが,私はそれでも構わないと思います。その根拠付けは今までのアプローチと違うということが皆さんにご理解いただければそれでよいと思うのです。

    返信
  12. hyro

    えるえむさんが知的興奮のトリガを引いて下さったのが一番の功績だと思いますよw

    ?(1)に関して?
    まずは、伝送時に最もbinaryが劣化すると考えられます。デジタルオーディオでのbinaryとはSDATAと呼ばれる実データと各種フラグの総称ですかね。これが伝送あるいは信号処理系で出発点からどれだけ変化しているかを議論する際のタームとして「binary一致」というものが使われるようになりました。当然、たとえばPCでテキストデータをやりとりする場合に、データの保存・転送・展開後にbinaryが一致していなければ文字化けして使い物になりませんね。しかし、それらは時間軸と隔絶されたデータであり、リアルタイムプロセッシングを必要としないデータでのハナシ。ここでオーディオの難しい所は「時々刻々とダイナミックに変化するデータを連続して留まることなく処理すること」です。その際にデータストリームがbinaryのbit-to-bitをギャランティしていることは理想論ですが、重要なことです。最低限としてbinaryは一致しているというのは実は凄く難しいことなんですけどね(汗 アナログ伝送を使っているということは… 少々乱暴な言い方をすれば「ケーブルが振動しただけで、ケーブルに蓄熱しただけでデータが変調する」可能性があります。何故なら、伝送にはハイインピーダンス、送りと受けでフラットなインピーダンス、TTLレベルの微小信号であることが問題となるからです。また、opticalな伝送ではその電気/光の変調・復調系が問題です。とくに伝送できる周波数に制限がかかるケースが多いので、伝送中はノイズからアイソレートされていても、インターフェイスで盛大にノイズ混変調する可能性を否定できません。

     究極的には一体型CDPを使うほうがメリットがある気もします。つまり、信号伝送経路が短いほうが圧倒的に有利だからです。筐体というシールドはシールドであり電気的なノイズの渦ですから、一長一短ですけどw。

     しかし少なくとも筐体の外に引き出されたWCケーブルのシールド性能に比べればマシかと…。アナログ機器のセパレートよりデジタルのそれのほうがとても悩ましい問題を含んでいますね。床に触れるようなダラダラと長いデジケーを見ただけで…な気分になりますww

    ?(2)に関して?
     ワタシは時間的は安定度が最も重要だと思っています。つまり機器の電源をONした時から数百時間経過するまで、その雑音特性が一定であること。そうであれば、一定のクロック整形アルゴリズムを適用できます。しかし、オーディオ製品の悪いところは突発的なノイズの混入や温度特性なんかでたやすく変動するんです。

     これが最も問題で、各素子の超微小時間のFFTイメージなんて取るに足らない問題だと思っています。そして外部SyncSourceが最も威力を発揮するのはこの「恒常性」です。

    ?(3)に関して?
     では、具体的にどうするか。
    ・D/Aに使用している駆動クロックを使ってその他のモジュールをスレーブにする。
    ・外部SyncSourceを奢る。そこには他の機器から完全にアイソレートされた電源システムを用いる。それ専用の分電盤があればベスト。
    ・GNDが簡単にドリフトするような機器との接続には光が有用だが、最後の手段である。可能ならGNDループをクリーンにしたうえで電気伝送を用いる方が良い。
    ・高級オーディオ用のデジケーは怪しい。FujikuraやMogamiあたりの質素なもののほうが優れている気がするw

     というのがワタシの回答です。ご参考まで。

    返信
  13. どら。

    スレッドなげ?し、知らない機器ばかりだし、用語が難しくてわかんね(ぉ
    狭帯域フィルター通すとC/Nは良くなるだろうけどリンギング出るしなー
    うちのでメーカー公表値 10Hz-110dB 100Hz-130dB 1kHz-150dB だから十分だと思ってます。電源や取り回しでそのくらいはすぐ汚染されてしまいますから。負荷もちゃんと選んでやらないとオーバーシュートやアンダーシュート出るし「考えてみよう」なんて言われても面倒なんですよね?

    返信
  14. えるえむ

    >akimitsuさん
    有名な論文の提示ありがとうございます。
    これは主に種々の部分でジッター値(及び分布)に変化がでることが確認されたことを示しつつ,結果的に検知限以下だから気にしなくていいんじゃね?って言いたい論文だと理解しているのですが,いかがですか?

    今回の問題提起は極端な話,検知限以下かどうかということが問題なのではなくて,何が最も影響を及ぼす要因なのか,ユーザーである我々はどのように対策を講ずべきなのか,メーカーはユーザーに対して誠実であるにはどうすればよいのかということを議論するものです。

    akimitsuさん的にこの論文のどの点に着目されたのかをご開示いただけると幸いです。

    ところで,「電源工事の貴公子」と呼ばれる貴方がこの論文を参考文献とするとは思いませんでした(爆)。…脱線して申し訳ないですw

    >いわゆるオーディオマニアの一部には、AC電源の質に拘る傾向が見られる。
    >ただし、その科学的根拠は乏しく、プラグやケーブルを高品質なものに交換したことによる計測可能な電気的影響や音響的影響は、いまだ明らかになっていない。

    世の中プラセボで世界平和を目指しましょう。

    返信
  15. hyro

    >どら。さん

    >スレッドなげ?し
    なんかワタシってその台詞をいつも聞かされてるようでドキッとしますw

    返信
  16. Akimitsu

    論文本体に興味はなくて、参考文献の欄、特にAESとかIEEE、日本音響学会の論文が気になりました。これに加えてPCMをアナログ信号に復元する理論の教科書に一通り目を通してみたいですね。
    あとは、考察の欄ですね。ジッタは検知限以下ではあるが、一応聴感上違いがあるかどうか実験をやってみるといいんじゃないか、という謙虚なところが素敵だと思います。気にしなくていいんじゃね?はさすがにwちなみに結果その他は見ていませんw
    まー、所詮「科学的根拠」なんて近似でくみ上げた理論と検知限のある測定器の上に成り立っているものですから、正直そんなに祭り上げるものでもないと思っています。

    さて、クロック周りで何が問題か、ということについては一通り実験してみればいいのではないのでしょうか。これについては百の議論より一の実験の方がはるかに説得力があると思いますよ。アタリを付けるという意味もあるので議論もある程度有効かとは思いますが。
    で、ユーザである我々として対策できるところは?といっても対策できるところなんてクロックの伝送路の一部であるケーブル程度しかないわけですよ。ケーブルの特性について理想的なものはどれか、ということについて理論的に追っかけていくことはできると思いますが、最終的に計測不可能であれば物理的に実験ができないわけですから人数集めて官能試験を実施して統計的な手法で考察するしかないのですよ。とはいってもその実験では非常に曖昧な結果しか導けないことは自明ですが。
    さて、メーカがユーザに対して誠実であるためには、ということについてですが、結局のところ開発過程を全部晒すのがいいんじゃないでしょうか。開発過程でどのような選択肢の中からどのような基準でクロック源ならびに周辺の回路を設計し、結果としてどのような特性になり…といったことですね。当然ユーザ側もそのデータなどを理解できるだけの知識を要求されるわけです。理論から実装まで幅広い知識を身につけなければいけないんです。メーカだけに誠実さを要求するのは不公平ですよね。

    返信
  17. hyro

    >Akimitsuさん

    デジケー製作同好会に入会しない?(ぉ
    んでもって最終的にどら。さんちを襲撃して品評会とか…w

    返信
  18.  

    クロック周りで何が問題かを体験するための実験

    CDPの信号処理LSIに取り付けられている水晶発振子と発振用コンデンサを取り除き、電源トランスから整流回路安定化電源で駆動した水晶発振器を取り付ける。
    水晶発振器のGND端子に外部信号を注入することができるようにする。
    外部信号端子に何も接続しない状態で様々な周波数のテストCDを再生し、クロック位相雑音と再生アナログ信号の特性を測定する。
    次にCDPアナログ出力端子からバッファを経由し外部信号注入端子からCDPで再生中の信号を注入したときのクロック位相雑音と再生アナログ信号の特性を測定する。その次に再生CD盤を音楽CDに交換し、複数の試聴験者によるブラインド試聴テストを行う。この過程で外部信号注入端子には電源ハムを模した50Hzも注入してみる。このときの試験によって再生中の信号と相関性の強弱度合いによる混変調ひずみの害を体験する。

    返信
  19.  

    水晶発振子と発振用コンデンサを取り除き、電源トランスから整流回路安定化電源で駆動した水晶発振器を取り付け試聴すると、それ程低位相雑音とはいえない某TCXO水晶発振器を用いても音質面での向上が確認できる。つまり、信号処理・サーボ回路と共通だったクロック電源を独立化することで、CDPの音質向上を図ることができた訳である。ここで安定化電源周りのリップル取り用のコンデンサー銘柄を取り替えたときのCDP音質を比較すると面白い。
    その後、水晶発振器を低位相雑音のものに交換すると、どの程度、音質が向上するのか?を体験できる。
    なお、水晶発振器を交換した場合のCDP音質を試聴する場合、東京池袋株式会社イケオンが発売中のクロック駆動ユニット「COPS-9694」が便利である。
    http://www.ikeon.co.jp/dcd-sa1_clock1.htm

    返信
  20. Akimitsu

    >hyroさん
    オヤイデに某ケーブルとそっくりな潤工社製ケーブルが売っているので試してみたいですねぇ。
    http://oyaide.com/catalog/products/p-594.html
    これにもう一つシールドかけてあげるともしかすると???w

    >匿名さん
    それぞれの実験の意図と根拠が見えないので解説いただけますか?

    返信
  21. hyro

    >Akimitsuさん
    そうそう、某179に似てるねぇ。
    でもね、絶縁はTFEがいいぉ。というわけで、ワタシはRG179B/Uを買って二重シールドとTFE外皮を奢って謎PRIME作りますww 

    それが多分ワタシの第三世代BNCかな…

    返信
  22. えるえむ

    >各位
    そろそろ一つの日記としては長くなりすぎているので,まとめが必要ですかね。

    >匿名希望さん
    だである調は論文等をかかれる時には大変結構ですが,コメント欄は相手とのコミュニケーションを前提にしておりますから,まずはですます調でお願いいたしますね^^;
    私はIPアドレスを把握しておりますので,同一人物と特定可能ですが,皆さんはいきなり文体が変わると同一人物かどうかわからなくなってしまいますから,とまどわれると思います。ご配慮いただければ幸いです。

    返信

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です